DDR6 – Double Data Rate 6 SDRAM
Abkürzung: DDR6
DDR6 ist der geplante Nachfolger von DDR5. Eine JEDEC-Norm für DDR6 existiert noch nicht; alle kursierenden Datenblattwerte stammen aus Entwürfen, Roadmaps und Presseberichten. Dieser Eintrag trennt, was belegt ist, von dem, was erwartet wird, und wird nach Veröffentlichung von JESD79-6 zum regulären Generationsartikel.
Was feststeht
- JEDEC führt DDR6 als laufendes Projekt des JC-42-Komitees für Halbleiterspeicher, parallel zu HBM5. JEDEC hatte 2025 eine Veröffentlichung noch im selben Jahr angestrebt; das ist nicht eingetreten.
- LPDDR6 (JESD209-6) ist seit dem 9. Juli 2025 veröffentlicht und die bisher einzige Norm der sechsten Generation. Sie definiert einen 24-Bit-Kanal aus zwei 12-Bit-Subkanälen mit 32 Byte Zugriffsgranularität. LPDDR6 ist für Mobilgeräte und kompakte Systeme gedacht und nicht mit DDR6 für DIMMs gleichzusetzen, gibt aber die architektonische Richtung vor.
- Zeitplan der Hersteller: Nach einem Bericht von The Elec (Mai 2026) haben Samsung, SK hynix und Micron ihre Substratlieferanten in die frühe DDR6-Entwicklung einbezogen; als Ziel für die Kommerzialisierung wird 2028 bis 2029 genannt. Die SK-hynix-Roadmap vom Herbst 2025 ordnet DDR6 bei 2029 bis 2030 ein. Erste Abnehmer werden Server- und KI-Plattformen sein, der Desktop folgt später.
- DDR5 bleibt: Die aktuelle DDR5-Norm JESD79-5D stammt vom November 2025; mit MRDIMM Gen 2 und Gen 3 skaliert DDR5 im Server bis 12.800 bzw. 16.000 MT/s. Ein DDR6-Wechsel im Desktop ist vor 2028 nicht absehbar; AM5 und LGA 1851 bleiben DDR5-Plattformen.
Was erwartet wird
Die folgenden Angaben sind nicht durch eine Norm gedeckt. Sie stammen aus Berichten über JEDEC-Entwürfe (heise/c't 2024, TechPowerUp 2025, Guru3D 2026) und Herstellerpräsentationen.
| erwartet | |
|---|---|
| Transferraten | 8800 bis 17.600 MT/s; Endausbau bis 21.000 MT/s genannt |
| Kanalstruktur | vier Subkanäle à 24 Bit je Modul (DDR5: zwei à 32 Bit), analog zum 12-Bit-Subkanal von LPDDR6 |
| Modulformat | DIMM und CAMM2; CAMM2 wegen kürzerer Signalwege bei hohen Datenraten als bevorzugtes Format diskutiert |
| Signalverarbeitung | Decision Feedback Equalization wie bei DDR5, voraussichtlich mehr Trainings- und Kalibrierschritte |
| Sonstiges | optionale Unterstützung für 3D-DRAM (gestapelte Dies) |
Die Kanalstruktur ist die Änderung mit den größten Folgen: Vier schmale Subkanäle erhöhen die Zahl parallel laufender Zugriffe weiter, wie schon der Schritt von einem 64-Bit-Kanal (DDR4) auf zwei 32-Bit-Subkanäle (DDR5). Ein 24-Bit-Subkanal liefert je Burst weniger als eine 64-Byte-Cache-Line; ob DDR6 das über längere Bursts oder gebündelte Subkanäle löst, ist Teil der offenen Spezifikation.
Einordnung
Der Zeitabstand zwischen den Generationen wächst: DDR4 kam 2014, DDR5 2020/21, DDR6 frühestens 2028. Dazwischen verlängern MRDIMM, CXL-Speichererweiterung und LPDDR6-basierte Module die Lebensdauer von DDR5, vor allem im Server. Anbieter, die heute „DDR6-RAM“ verkaufen oder listen, verkaufen ein Produkt, das nicht existiert.
Der Vergleich der veröffentlichten Generationen steht im Guide Speicherbauformen.
Quellen
- JEDEC, Technology Focus Area „Main Memory: DDR SDRAM, HBM“ (Status DDR6/HBM5, JESD79-5D)
- JEDEC, Pressemitteilung zu JESD209-6 LPDDR6, 9. Juli 2025
- igor'sLAB, „DDR6 rückt in die Frühentwicklung“, 7. Mai 2026 (The Elec, TrendForce, SK-hynix-Roadmap)
- heise/c't, „Superschnelles RAM: DDR6, LPDDR6, GDDR7, HBM4 und PCIe 7.0“, Juni 2024
- Wikipedia (en), „DDR6 SDRAM“ – Sammlung der Presseangaben zu Transferraten und Kanalstruktur