DDR5 – Double Data Rate 5 SDRAM

Abkürzung: DDR5

DDR5 ist die fünfte Generation des DDR-SDRAM: 1,1 V, Spannungsversorgung durch einen Regler auf dem Modul, zwei unabhängige 32-Bit-Subkanäle je DIMM und ein Prefetch von 16n. Der Steckplatz hat wie bei DDR4 288 Pins, die Kerbe sitzt an anderer Stelle.

Datenblatt

Was DDR5 von DDR4 unterscheidet

Der Prefetch verdoppelt sich auf 16n, die Burstlänge entsprechend auf 16. Damit ein Burst nicht 128 Byte lang wird – doppelt so viel wie eine Cache-Line –, teilt DDR5 jedes Modul in zwei unabhängige Subkanäle mit je 32 Bit Datenbreite. Jeder Subkanal liefert pro Burst 64 Byte, genau eine Cache-Line, und beide arbeiten mit eigenen Command/Address-Leitungen parallel. Ein Dual-Channel-System hat damit vier Subkanäle; die Zahl der Zugriffe, die gleichzeitig unterwegs sein können, verdoppelt sich gegenüber DDR4.

Die zweite Änderung betrifft die Spannungsversorgung. DDR4-Module bekommen 1,2 V fertig vom Mainboard. DDR5-Module erhalten 5 V (Server-Module 12 V) und erzeugen VDD, VDDQ und VPP selbst über einen Power Management IC (PMIC) auf dem Modul. Die kurzen Wege zum Chip verbessern die Regelung bei hohen Taktraten; im Gegenzug wird das Modul teurer, und die Spannungseinstellung beim Übertakten wandert vom Board auf das Modul. Ein Modul ohne funktionierenden PMIC ist tot, unabhängig vom Board.

Dritte Änderung: On-Die-ECC. Jeder DRAM-Chip korrigiert Einzelbitfehler innerhalb seines Zellenfelds selbst (128 Datenbit + 8 Prüfbit), bevor die Daten den Chip verlassen. Das ist eine Antwort auf die schrumpfenden Zellen bei 16 Gbit und mehr je Die, kein Ersatz für Modul-ECC: Fehler auf dem Datenbus zwischen Chip und Controller, in den Puffern oder im Controller selbst bleiben unentdeckt, und der Chip meldet korrigierte Fehler nicht an das System. Ein DDR5-UDIMM mit On-Die-ECC ist deshalb kein ECC-Modul im herkömmlichen Sinn; dafür braucht es weiterhin die zusätzlichen Chips (36 bzw. 40 Bit je Subkanal) und einen Controller, der sie auswertet. Ergänzend gibt es Error Check and Scrub (ECS): Der Chip liest im Hintergrund seine Zellen durch und zählt die Fehler.

Weitere Neuerungen:

• Same-Bank Refresh: Der Refresh läuft für je eine Bank pro Bank Group statt für den ganzen Chip; die anderen Bänke bleiben ansprechbar.
• Decision Feedback Equalization (DFE) im Datenempfänger jedes Chips gleicht Intersymbol-Interferenz auf der Leitung aus – bei 6400 MT/s und mehr unverzichtbar.
• Duty Cycle Adjuster für DQ und DQS sowie ein interner DQS-Oszillator zur Nachführung der Signalzeitpunkte im Betrieb.
• Command/Address-Bus mit 14 Leitungen je Subkanal; Kommandos belegen ein oder zwei Takte. RAS und CAS als eigene Signale entfallen, die Kodierung ähnelt LPDDR4. Command/Address Inversion (CAI) reduziert die Zahl gleichzeitig schaltender Leitungen.
• Mode Register: 256 Register à 8 Bit statt acht Register à 13 Bit, mit einem zweiten Satz für den Register-Clock-Driver.
• SPD5-Hub mit I3C-Anbindung statt I²C, plus Temperatursensor auf dem Modul; Server-RDIMMs haben zusätzliche Sensoren an den Modulenden.

Modulformate

Das 288-Pin-DIMM ist 133,35 mm breit wie das DDR4-DIMM, die Kerbe sitzt jedoch an anderer Stelle. Anders als bei DDR4 unterscheiden sich außerdem die Kerben von UDIMM und RDIMM, sodass ein Server-Modul nicht in einen Desktop-Sockel passt. Auf jedem Modul sitzen zusätzlich zu den DRAM-Chips der PMIC, der SPD5-Hub und bei Registered-Modulen die Register-Clock-Driver.

Takt, Timings und Übertaktung

Die JEDEC-Profile beginnen bei DDR5-4000; der übliche Einstieg der ersten Plattformen war DDR5-4800 CL40, die Revisionen der Norm reichen bis DDR5-8800. Das SPD5-EEPROM enthält die JEDEC-Profile; Übertaktungsprofile liegen daneben als Intel XMP 3.0 oder AMD EXPO (seit 2022). Typische Consumer-Module: DDR5-6000 CL30, DDR5-7200 CL34, XMP-Profile bis 8000 MT/s mit 1,4 bis 1,45 V statt der 1,1 V der Norm.

Bei der absoluten Latenz bringt DDR5 keinen Fortschritt: Die JEDEC-Profile liegen bei rund 14 bis 17 ns (DDR5-4800 CL40 entspricht 16,7 ns), DDR3-1866 CL13 lag bereits bei 13,9 ns. Die höhere Bandbreite wird mit gleichbleibenden oder etwas längeren Zugriffszeiten bezahlt. Übertaktete Profile holen das auf: DDR5-6000 CL30 entspricht 10 ns.

Kompatibilität

• DDR5 passt mechanisch nicht in DDR4-Steckplätze und umgekehrt; DDR5-RDIMMs passen nicht in UDIMM-Sockel.
• Intel Alder Lake, Raptor Lake und Raptor Lake Refresh (Sockel LGA 1700) unterstützen DDR4 oder DDR5, je nach Board – einzelne H610-Boards haben Sockel für beides, aber nie gleichzeitig nutzbar. AMD AM5 (Ryzen 7000/9000), Intel Meteor Lake, Arrow Lake und Sapphire Rapids sind DDR5-only. AMD Epyc Genoa/Bergamo (SP5) hat zwölf DDR5-Kanäle.
• Zwei Module je Kanal (vier DIMMs) laufen deutlich langsamer als zwei DIMMs insgesamt; die Plattformen spezifizieren dafür niedrigere Taktraten. Wer Kapazität braucht, nimmt große Module statt vieler.
• Kits nicht mischen: Die Trainingsergebnisse sind modulspezifisch, unterschiedliche Kits desselben Typs laufen nicht zuverlässig mit dem XMP/EXPO-Profil.
• Das Speichertraining beim ersten Start kann bei DDR5 spürbar länger dauern als bei DDR4; das ist kein Defekt.

Der Vergleich aller Bauformen und Generationen mit Kerbenpositionen steht im Guide Speicherbauformen.

Normen und Quellen

• JEDEC JESD79-5 – DDR5 SDRAM Standard, Juli 2020; Revisionen bis JESD79-5D, November 2025
• JEDEC JESD21-C – Module Standards (288-Pin DDR5 DIMM, 262-Pin DDR5 SO-DIMM)
• JEDEC JESD318 – Compression Attached Memory Module 2 (CAMM2)
• Micron, DDR5 SDRAM Core Datasheet (2022) und DDR5 UDIMM Core Datasheet
• SK hynix, Pressemitteilung zum ersten 16-Gbit-DDR5-Chip, November 2018