MRDIMM – Multiplexed Rank DIMM (DDR5-Servermodul)

Abkürzung: MRDIMM

MRDIMM ist eine DDR5-Modulbauform für Server, bei der ein Puffer auf dem Modul zwei Speicher-Ranks gleichzeitig ausliest und die Daten gemultiplext an den Speichercontroller weitergibt. Das Modul liefert damit die doppelte Datenrate eines RDIMM mit denselben DRAM-Chips. Damit sind 8800 MT/s in Gen 1 und 12.800 MT/s in Gen 2 möglich.

Funktionsprinzip

Ein DDR5-RDIMM ist in Ranks organisiert; je Zugriff liefert ein Rank über seine beiden Subkanäle 64 Byte. Der Speichercontroller kann die Ranks nur nacheinander ansprechen. Ein MRDIMM aktiviert zwei Ranks gleichzeitig: Der Multiplexed Rank Registering Clock Driver (MRCD) verteilt Kommandos und Adressen an beide, die Multiplexed Data Buffer (MDB) nehmen beide 64-Byte-Antworten entgegen und geben sie hintereinander mit doppelter Rate auf den Bus zum Controller. Aus Sicht der CPU erscheint das Modul als ein Rank mit 128 Byte je Zugriff und der doppelten Transferrate – die DRAM-Chips selbst laufen weiterhin mit ihrer normalen DDR5-Geschwindigkeit.

Der Unterschied zum klassischen Memory Interleaving: Interleaving verteilt Zugriffe über mehrere DIMMs, die der Controller trotzdem einzeln abarbeiten muss. MRDIMM verlagert die Parallelisierung ins Modul, hinter den Puffer, sodass der Controller einen einzigen schnellen Datenstrom sieht.

Der Preis ist die Pufferlogik: MRCD, MDB, PMIC, SPD-Hub und Temperatursensoren sitzen auf dem Modul; der Puffer fügt Latenz hinzu, die durch die höhere Rate bei belasteten Systemen aber überkompensiert wird. Micron nennt für 128-GB-Module bei 8800 MT/s gegenüber RDIMM-6400 rund 39 % mehr Bandbreite und bis zu 40 % geringere Latenz unter Last.

Generationen

Gen 1Gen 2Gen 3
Datenrate8800 MT/s12.800 MT/s16.000 MT/s (Renesas), JEDEC-Ziel 17.600 MT/s
PlattformIntel Xeon 6 (P-Cores, 2024)Intel Diamond Rapids, AMD Epyc Venicein Entwicklung
LogikbausteineMRCD01 / MDB01MRCD02 / MDB02 (JESD82-542, JESD82-552)Renesas-Samples ab 2026, Serie 2H 2027
Normstatusherstellerdefiniert, Intel-spezifischJEDEC-Modulstandard kurz vor Abschluss (Stand April 2026)JEDEC-Entwicklung begonnen

Die erste Generation ist ausschließlich mit Intel Xeon 6 kompatibel; ältere Xeons unterstützen die Module nicht. Kapazitäten liegen bei 32 bis 256 GB je Modul. Für hohe Kapazitäten gibt es das Tall Form Factor (TFF) mit gleicher Pinbelegung, aber mehr Bauhöhe für zusätzliche Chips – es passt nur in Gehäuse ab 2 HE.

Die zweite Generation ist die erste, die JEDEC als Modulstandard normiert. Die zugehörigen Logikbausteine hat JEDEC im April 2026 (MDB02) veröffentlicht bzw. angekündigt (MRCD02); die Referenzdesigns zielen auf 12.800 MT/s.

Bezeichnungen

Intel und SK hynix führten die Technik als MCRDIMM (Multiplexer Combined Ranks DIMM) ein; JEDEC hat den Begriff MRDIMM (Multiplexed Rank DIMM) übernommen. Beide bezeichnen dasselbe Prinzip. Nicht zu verwechseln mit LRDIMM: Dessen Datenpuffer reduziert nur die elektrische Last, um mehr Ranks je Kanal zu erlauben, erhöht aber nicht die Datenrate.

Einordnung

MRDIMM ist die Antwort der DDR5-Plattform auf steigende Kernzahlen: Mit mehr Kernen je Sockel sinkt die Bandbreite je Kern, weil die Zahl der Speicherkanäle nicht im gleichen Maß wächst. Ein Wechsel auf HBM ist im Hauptspeicher wegen Kapazität und Kosten keine Option; MRDIMM verdoppelt die Bandbreite je Kanal mit bestehender DDR5-Infrastruktur. Die Bauform wird damit voraussichtlich bis zum Übergang auf DDR6 die Server-Hauptspeicherbauform mit der höchsten Bandbreite bleiben.

Der Vergleich aller Bauformen und Generationen steht im Guide Speicherbauformen.

Quellen

  • JEDEC, Pressemitteilung „JEDEC Advances DDR5 MRDIMM Ecosystem“, 30. April 2026 (JESD82-552, JESD82-542, Gen2-Roadmap)
  • Lenovo Press LP2028, „Introduction to MRDIMM Memory Technology“, Februar 2025
  • Micron, Produktseite DDR5 MRDIMM (Kapazitäten, Xeon-6-Kompatibilität, Benchmark-Angaben)
  • Renesas, Pressemitteilung Gen 3 MRDIMM Chipset, 30. Juli 2026
  • Hardwareluxx, „Intel und SK hynix: MRDIMM Gen 2 für Diamond Rapids“, Juli 2025

Erstellt: